基本rs触发器的约束条件是什么

基本rs触发器的约束条件是rs等于0。RS触发器一般指复位/置位触发器，是最简单的一种触发器，是构成各种复杂触发器的基础。它具有两个稳定状态，分别为1和0，称双稳态触发器。如果没有外加触发信号作用，它将保持原有状态不变，触发器具有记忆作用。在外加触发信号作用下，触发器输出状态才可能发生变化，输出状态直接受输入信号的控制。

在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时刻同步动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲（CLK）作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号改变输出状态。把这种在时钟信号触发时才能动作的存储单元电路称为触发器，以区别没有时钟信号控制的锁存器。